2. Rangkaian Gambar Simulasi[Kembali]
4. Prinsip Kerja Rangkaian[Kembali]
Pada percobaan ini menggunakan 8 switch SPDT, 2 gerbang logika AND, 1 IC 74193, 1 IC 74192, dan 8 logicprobe. Pada S4,S5,S6,S7 dihubungkan ke kaki D0,D1,D2,D3 IC counter 74193 dan IC 74192. Lalu pada S2,S1 dihubungkan ke gerbang AND lalu ke kaki UP dan DN pada IC counter 74193 dan IC 74192.
Jika pada S4,S5,S6,S7 diberikan logika 1, dan pada kaki MR diberikan inputan 0 maka output pada Q0,Q1,Q2,Q3 yang dapat dilihat pada logicprobe juga bernilai 1 yang aktif secara serempak, MR berguna untuk mereset kembali input menjadi 0. Jika pada inputan MR diberi logika 1 maka outputan pada Q0,Q1,Q2,Q3 akan tereset ke 0.
Jika ingin melakukan counter maka pada kaki UP dan DN, salah satunya harus diberi sinyal clock, sedangkan jika keduanya terhubung maka tidak terjadi counter.
Tidak ada komentar:
Posting Komentar