1. Tujuan
a. Untuk mengetahui tipe-tipe dari MOSFET.
b. Untuk mengetahui karakteristik MOSFET.
2. Komponen
1. MOSFET type IRF530
MOSFET (Metal Oxide Semiconductor Field Effect Transistor) adalah sebuah perangkat semionduktor yang secara luas di gunakan sebagai switch dan sebagai penguat sinyal pada perangkat elektronik. MOSFET adalah inti dari sebuah IC ( integrated Circuit ) yang di desain dan di fabrikasi dengan single chip karena ukurannya yang sangat kecil. MOSFET memiliki empat gerbang terminal antara lain adalah Source (S), Gate (G), Drain (D) dan Body(B).
MOSFET bekerja secara elektonik memvariasikan sepanjang jalur pembawa muatan ( electron atau hole ). Muatan listrik masuk melalui Saluran pada Source dan keluar melalui Drain. Lebar Saluran di kendalikan oleh tegangan pada electrode yang di sebut dengan Gate atau gerbang yang terletak antara Source dan Drain. ini terisolasi dari saluran di dekat lapisan oksida logam yang sangat tipis. Kapasitas MOS pada komponen ini adalah bagian Utama nya.
2. Resistor
Resistor adalah komponen dasar elektronika yang umumnya digunakan pada rangkaian elektronika ataupun rangkaian listrik lainnya dengan fungsi utama yaitu menghambat/membatasi jumlah arus input atau arus yang mengalir masuk ke dalam satu rangkaian, dimana kemampuan resistor dalam membatasi arus masuk sesuai dengan spesifikasi resistor tersebut. Sesuai dengan namanya resistor bersifat resistif dan umumnya terbuat dari bahan karbon.
Bahan Resistansi Pada Resistor
Berikut ini beberapa bahan yang paling umum digunakan dalam pembuatan resistor
1. Komposisi Karbon
Memiliki daya rendah hingga menengah, toleransi dan satbilitas yang dihasilkan dari resistor komposis karbon relatif buruk, disamping itu juga menghasilkan lebih banyak noise dibanding tipe resistor lainnya.
2. Film Karbon
Memiliki daya rendah, toleransi serta stabilitas yang dihasilkan lumayan bagus, serta tidak menghasilkan banyak noise.
3. Film Metal
Memiliki daya rendah hingga menengah, toleransi serta stabilitas yang dihasilkan dari ressitor jenis ini sangat baik, disamping itu hampir tidak ada noise yang dihasilkan.
3. Kapasitor
Kapasitor atau kondensator oleh ditemukan oleh Michael Faraday (1791-1867) pada hakikatnya adalah suatu alat yang dapat menyimpan energi/ muatan listrik di dalam medan listrik, dengan cara mengumpulkan ketidakseimbangan internal dari muatan listrik atau komponen listrik yang mampu menyimpan muatan listrik yang dibentuk oleh permukaan (piringan atau kepingan) yang berhubungan yang dipisahkan oleh suatu penyekat.
Ketika kapasitor dihubungkan pada sebuah sumber tegangan maka piringan atau kepingan terisi elektron. Bila elektron berpisah dari satu plat ke plat lain maka muatan elektron akan terdapat diantara kedua kepingan. Muatan ini disebabkan oleh muatan positif pada plat yang kehilangan elektron dan muatan negatif pada plat yang memperoleh elektron.
Kapasitor adalah komponen elektronika yang mempunyai kemampuan menyimpan elektron-elektron selama waktu yang tertentu atau komponen elektronika yang digunakan untuk menyimpan muatan listrik yang terdiri dari dua konduktor dan di pisahkan oleh bahan penyekat (bahan dielektrik) tiap konduktor di sebut keping.
3.Dasar Teori
5.7 DEPLETION-TYPE MOSFET
Konstruksi dasar
Konstruksi dasar dari tipe MOSFETs deplesi kanal-n disediakan pada gambar 5.23. Lembaran bahan tipe-p dibentuk dari basis silikon dan disebut sebagai substrat. Substrat terhubung secara internal ke terminal sumber. Namun banyak perangkat diskrit menyediakan terminal tambahan dengan berlabel SS. Terminal sumber dan drain dihubungkan melalui kontak logam ke daerah n-doped yang dihubungkan oleh saluran-n oleh lapisan silikon dioksida (Si02) yang sangat tipis. Si02 adalah jenis isolator partikel serpent yang disebut sebagai dielektrit yang membentuk lawan medan listrik di dalam dielektrik saat terkena medan yang diterapkan secara eksternal. Si02 layer adalah lapisan isolasi adalah tidak adanya sambungan listrik langsung antara terminal gerbang dan saluran MOSFETs.
Operasi Dasar dan Karakteristik
Pada Gambar 5.24 tegangan gerbang sumber diatur ke nol volt dengan sambungan langsung dari satu terminal ke terminal lainnya, dan tegangan VDS diterapkan di terminal drain sumber. Hasilnya adalah tarikan untuk potensial positif di drain oleh elektron bebas dari saluran-n dan arus yang serupa dengan yang dibentuk melalui saluran JFET. Nyatanya, arus yang dihasilkan dengan VGS 0 V terus diberi label IDSS, seperti yang ditunjukkan pada Gambar 5.25.
Pada Gambar 5.26, VGS telah diatur pada tegangan negatif seperti 1 V.Potensial negatif pada gerbang akan cenderung menekan elektron ke arah substrat tipe-p (seperti muatan menolak) dan menarik lubang dari substrat tipe-p (muatan berlawanan menarik) seperti yang ditunjukkan pada Gambar 5.26. Bergantung pada besarnya bias negatif yang dibentuk oleh VGS, tingkat rekombinasi antara elektron dan lubang akan terjadi yang akan mengurangi jumlah elektron bebas di saluran-n yang tersedia untuk konduksi. Semakin negatif biasnya, semakin tinggi laju rekombinasi. Oleh karena itu, tingkat aliran drain yang dihasilkan berkurang dengan meningkatnya bias negatif untuk VGS seperti yang ditunjukkan pada Gambar 5.25 untuk VGS 1 V, 2 V, dan seterusnya, ke level pinch-off 6 V. Hasil yang dihasilkan tingkat drain saat ini dan plot dari kurva transfer berlangsung persis seperti yang dijelaskan untuk JFET.
Untuk nilai positif VGS, gerbang positif akan menarik elektron tambahan (freecarrier) dari substrat tipe-p karena arus bocor balik dan membentuk pembawa baru melalui tumbukan yang dihasilkan antara partikel yang berakselerasi. Karena tegangan gerbang-ke-sumber terus meningkat ke arah positif, Gambar 5.25 mengungkapkan bahwa arus drain akan meningkat dengan kecepatan tinggi karena alasan-alasan yang disebutkan di atas. Jarak vertikal antara kurva VGS 0 V dan VGS 1 V dari Gambar 5.25 adalah indikasi yang jelas tentang seberapa besar arus meningkat untuk perubahan 1V dalam VGS. Karena kenaikan yang cepat, pengguna harus menyadari rating arus drain maksimum karena dapat dilampaui dengan tegangan gerbang positif. Artinya, untuk perangkat pada Gambar 5.25, penerapan tegangan VGS= +4 V akan menghasilkan arus drain sebesar 22,2 mA, yang mungkin dapat melebihi nilai maksimum (arus atau daya) untuk perangkat tersebut. , penerapan tegangan gerbang-ke-sumber positif telah "meningkatkan" tingkat pembawa bebas di saluran dibandingkan dengan yang ditemui dengan VGS 0 V. Untuk alasan ini wilayah tegangan gerbang positif pada saluran pembuangan atau karakter transfer acteristics sering disebut sebagai wilayah peningkatan, dengan wilayah antara pemutusan dan tingkat kejenuhan IDSS disebut sebagai wilayah penipisan.
Hal ini sangat menarik dan membantu bahwa persamaan Shockley akan terus berlaku untuk karakteristik MOSFET tipe-deplesi baik di deplesi maupun di wilayah peningkatan. Untuk kedua wilayah, sangat penting bahwa tanda yang tepat disertakan dengan VGS dalam persamaan dan tanda tersebut dipantau dengan cermat dalam operasi matematika-ematical.
p-Channel Depletion type MOSFET
Konstruksi MOSFET tipe p-Channel persis kebalikan dari yang tampak pada Gambar 5.23. Artinya, sekarang ada substrat tipe-n dan saluran tipe-p, seperti yang ditunjukkan pada Gambar 5.28a. Terminal tetap seperti yang teridentifikasi, tetapi semua polaritas tegangan dan arah arus dibalik, seperti yang ditunjukkan pada gambar yang sama. Karakteristik drain akan muncul persis seperti pada Gambar 5.25 tetapi dengan VD nilai negatif, ID memiliki nilai positif seperti yang ditunjukkan (karena arah yang ditentukan sekarang berlawanan), dan VG polaritas yang berlawanan seperti yang ditunjukkan pada Gambar 5.28c. VGS reversalin akan menghasilkan bayangan cermin untuk karakteristik transfer seperti yang ditunjukkan pada Gambar 5.28b. Dengan kata lain, arus drain akan meningkat dari cutoff di VGS VP di wilayah VGS positif ke IDSS dan kemudian terus meningkat untuk nilai VGS yang semakin negatif.
Simbol Lembar Spesifikasi, dan Konstruksi Kotak
Simbol grafis untuk MOSFET tipe deplesi saluran-n dan p pada Gambar 5.29. Kurangnya koneksi langsung (karena isolasi gerbang) antara gerbang dan saluran diwakili oleh ruang antara gerbang dan terminal lain dari simbol tersebut. Garis vertikal yang mewakili saluran dihubungkan antara saluran pembuangan dan sumber dan "didukung" oleh substrat. Dua simbol disediakan untuk setiap jenis saluran untuk mencerminkan fakta bahwa dalam beberapa kasus media tersedia secara eksternal, sementara di kasus lain tidak.
Perangkat yang muncul pada Gambar 5.30 memiliki tiga terminal, dengan identifikasi terminal muncul pada gambar yang sama. Lembar spesifikasi untuk MOSFET tipe deplesi mirip dengan JFET. Tingkat VP dan IDS disediakan bersama dengan daftar nilai maksimum dan karakteristik “on” dan “off” yang khas. Selain itu, bagaimanapun, karena ID dapat melampaui tingkat IDSS, titik lain biasanya disediakan nilai khas ID untuk beberapa tegangan positif (untuk perangkat saluran-n). Untuk unit Gambar 5.30, ID ditetapkan sebagai ID (on) 9 mA dc, dengan VDS 10 V dan VGS 3,5 V.
5.8 MOSFET tipe penyempurnaan
Konstruksi Dasar
Konstruksi dasar MOSFET n-channel pada Gambar5.31.Lempengan bahan jenis terbentuk dari dasar silikon dan kembali di ferir sebagai substrat. Seperti halnya MOSFET tipe penipisan, substrat beberapa kali terhubung secara internal ke terminal sumber, sementara dalam kasus lain leadis keempat tersedia untuk kontrol eksternal tingkat potensialnya. Sumber dan drain ter-minals kembali terhubung melalui kontak logam ke daerah n-doped, tetapi catatan di Gbr. 5.31 tidak adanya saluran antara dua daerah n-doped. Ini adalah perbedaan utama antara konstruksi tipe penipisan dan tipe peningkatan MOSFET tidak adanya saluran sebagai komponen perangkat yang dibangun. Lapisan SiO2 masih ada untuk mengisolasi platform logam gerbang dari wilayah antara saluran pembuangan dan sumber, tetapi sekarang hanya dipisahkan dari bagian bahan tipe p. Singkatnya, oleh karena itu, pembangungan MOSFET tpe peningkatan sangat mirip dengan MOSFET tipe penipisan, kecuali untuk tidak adanya saluran antara terminal saluran dan sumber.
Operasi dan Karakteristik dasar
Jika VGS diatur pada 0 dan tegangan diterapkan antara saluran pembuangan dan sumber perangkat dari gambar 5.31, tidak adanya saluran-n akan menghasilkan arus efektif 0 ampere yang sangat dari jenis deplesi MOSFET dan JFET dimana ID= IDSS. Tidak cukup untuk memiliki akumulasi besar pembawa elektron di saluran dan sumber, jika jalur gagal ada diantara keduanya. Dengan VDS beberapa tegangan positif , VGS pada 0V, dan terminal SS langsung terhubung ke sumber, sebenarnya ada dua reverse-biased-p-n persimpangan antara daerah n-doped dan p-substract untuk menentang aliran signifikan antara drain dan sumber.
Ketika VGS meningkat melebihi ambang batas, kepadatan pembawa bebas di saluran yang diinduksi akan meningkat, menghasilkan peningkatan tingkat arus drain. Bagaimanapun, jika kita menahan VGS konstan dan meningkatkan level VDS, arus drain akhirnya akan mencapai level saturasi seperti yang terjadi untuk JFET dan MOSFET tipe deplesi. Leveling off ID disebabkan oleh proses pinching-off yang digambarkan oleh saluran yang lebih sempit di ujung drain dari saluran induksi seperti yang ditunjukkan pada Gambar. 5.33. Menerapkan hukum tegangan Kirchhoff ke tegangan terminal MOSFET dari Gambar 5.33, kita dapatkan:
VDG= VDS - VGS
Jika VGS ditahan tetap pada beberapa nilai seperti 8 V dan VDS ditingkatkan dari 2 ke 5V, tegangan VDG akan turun dari 6 ke 3 V dan gerbang akan datang kurang dan kurang positif sehubungan dengan saluran pembuangan. Pengurangan tegangan gate-to-drain ini pada gilirannya akan mengurangi kekuatan menarik untuk pembawa gratis (elektron) di wilayah saluran yang diinduksi ini, menyebabkan pengurangan lebar saluran yang efektif. Akhirnya, saluran akan dikurangi ke titik pinch-off dan kondisi saturasi akan ditetapkan seperti yang dijelaskan sebelumnya untuk JFET dan MOSFET tipe penipisan. Dengan kata lain, peningkatan VDS lebih lanjut pada nilai tetap VGS tidak akan mempengaruhi tingkat kejenuhan ID sampai kondisi perincian ditemui.
Karekteristik saluran pembuangan pada gambar 5.34 mengungkapkan bahwa untuk perangkat Gbr. 5.33 dengan VGS 8 V, kejenuhan terjadi pada tingkat VDS6 V. Bahkan, tingkat kejenuhan untuk VDS terkait dengan tingkat VGS yang diterapkan oleh VDSsat=VGS-VT. (5.12)
Untuk karakteristik Gbr. 5.33 tingkat VTis 2 V, seperti yang diungkapkan oleh fakta bahwa arus drain telah turun menjadi 0 mA. Secara umum, oleh karena itu: Untuk nilai VGS kurang dari tingkat ambang batas, arus pengurasan MOSFET tipe penyempurnaan adalah 0 mA. Gambar 5.34 dengan jelas mengungkapkan bahwa ketika tingkat VGS meningkat dari VT ke 8 V, tingkat kejenuhan yang dihasilkan untuk ID juga meningkat dari level 0 hingga 10 mA. Selain itu, cukup terlihat bahwa jarak antara tingkat VGS meningkat seiring meningkatnya VGS, sehingga kenaikan kenaikan arus pembuangan yang terus meningkat. Untuk tingkat VGS VT, arus pembuangan terkait dengan tegangan gerbang-ke-sumber yang diterapkan oleh hubungan nonlinear berikut:
ID=k(VGSVT)2 (5.13)
Sekali lagi, ini adalah istilah kuadrat yang menghasilkan hubungan nonlinear (melengkung) antara ID dan VGS. Istilah k adalah konstanta yang merupakan fungsi dari pembangunan perangkat. Nilai k dapat ditentukan dari persamaan berikut [berasal dari Eq. (5.13)] di mana ID (on)dan VGS (on) adalah nilai untuk masing-masing pada titik tertentu pada karakteristik perangkat:
K= Id(on)/(Vgs (on)-Vt)2 (5.14)
ID substitusi (on)=10 mA ketika VGS (on)=8 V dari karakteristik dari gambar 5.34
K= 10mA/(8V-2V)2= 10mA/36v2= 0,278x 10-3 A/V2
dan persamaan umum untuk ID untuk karakteristik hasil Gbr. 5.34 dalam:
Id=0,278x 10-3 A/V2 Substitusi VGS= 4V,
Kita dapat: Id=0,278x 10-3 (4V-2V)2=1.11mA
sebagaimana diverifikasi oleh Gbr. 5.34. Di VGS VT, istilah kuadrat adalah 0 dan ID0 mA atau analisis dc mosfets tipe peningkatan untuk muncul di Bab 6, karakteristik transfer akan kembali menjadi karakteristik yang akan digunakan dalam solusi grafis. Dalam Gbr. 5.35 karakteristik saluran pembuangan dan transfer telah ditetapkan berdampingan untuk menggambarkan proses transfer dari satu ke yang lain. Pada dasarnya, ini berlanjut seperti yang diperkenalkan sebelumnya untuk JFET dan MOSFETs tipe penipisan. Namun, dalam hal ini, harus diingat bahwa arus drain adalah 0 mA untuk VGS < VT. Pada titik ini arus terukur akan menghasilkan ID dan akan meningkat seperti yang didefinisikan oleh Eq. (5.13). Perhatikan bahwa dalam mendefinisikan titik-titik pada karakteristik transfer dari karakteristik saluran pembuangan, hanya tingkat kejenuhan yang digunakan, sehingga membatasi wilayah operasi ke tingkat VDS lebih besar dari tingkat kejenuhan seperti yang didefinisikan oleh Eq. (5.12).
Kurva transfer Fig. 5.35 tentu sangat berbeda dengan yang diperoleh sebelumnya. Untuk perangkat n-channel (induced), sekarang benar-benar berada di wilayah VGS positif dan tidak naik sampai VGSVT. Pertanyaannya sekarang muncul tentang cara memplot karakteristik transfer mengingat tingkat k dan VT seperti yang disertakan di bawah ini untuk MOSFET tertentu:
ID = 0,5x10-3 (VGS-4 V)2
Pertama, garis horizontal digambar pada ID0 mA dari VGS0 V ke VGS4 V seperti yang ditunjukkan pada Gbr. 5.36a. Selanjutnya, tingkat VGS yang lebih besar dari VT seperti 5 V dipilih dan diganti menjadi Eq. (5.13) untuk menentukan tingkat id yang dihasilkan sebagai berikut:
ID = 0,5x10-3 (VGS-4 V)2 ID = 0,5mA.
dan titik pada plot diperoleh seperti yang ditunjukkan pada gambar 5.36b. Level tambahan dari VGS dipilih dan level ID yang dihasilkan diperoleh. Khususnya, pada VGS masing- masing 6,7 dan 8V, level ID adalah 2, 4,5 dan 8 mA.
p-Channel Ehancement-type MOSFETs
Konstruksi MOSFET tipe peningkatan saluran-p persis kebalikan dari yang tampak pada Gambar 5.31, seperti yang ditunjukkan pada Gambar 5.37a. Artinya, sekarang ada substrat tipe-n dan daerah p-doped di bawah saluran pembuangan dan sambungan sumber. Terminal tetap seperti yang teridentifikasi, tetapi semua polaritas tegangan dan arah arus dibalik. Karakteristik drain akan terlihat seperti yang ditunjukkan pada Gambar 5.37c, dengan peningkatan arus akibat nilai VGS yang semakin negatif. Karakteristik transfer akan menjadi bayangan cermin (sekitar IDaxis) dari kurva transfer Gambar.5.35, dengan ID meningkat dengan nilai VGS yang semakin negatif di luar VT, seperti yang ditunjukkan pada Gambar 5.37b. Persamaan (5.11) sampai (5.14) sama-sama berlaku untuk perangkat saluran-p.
Simbol, Lembar Spesifikasi, dan Konstruksi Kasus
Simbol grafis untuk MOSFET tipe peningkatan n-dan p-channel disediakan sebagai Gbr. 5.38. Sekali lagi perhatikan bagaimana simbol mencoba mencerminkan konstruksi perangkat yang sebenarnya. Garis putus-putus antara saluran pembuangan dan sumber dipilih untuk mencerminkan fakta bahwa saluran tidak ada di antara keduanya dalam kondisi tanpa bias. Ini, pada kenyataannya, satu-satunya perbedaan antara simbol untuk tipe penipisan dan MOSFETs tipe peningkatan.
Lembar spesifikasi untuk MoSFET tipe peningkatan n-channel Motorola disediakan sebagai Gbr. 5.39. Konstruksi kasus dan identifikasi terminal disediakan di sebelah peringkat maksimum, yang sekarang termasuk arus drain maksimum 30 mA dc. Lembar spesifikasi menyediakan tingkat IDSS di bawah kondisi "off", yang sekarang hanya 10 nA dc (di VDS = 10 V dan VGS = 0 V) dibandingkan dengan rentang ampere mili untuk JFET dan MOSFET tipe penipisan. Tegangan ambang batas ditentukan sebagai VGS(Th)dan memiliki kisaran 1 hingga 5 V dc, tergantung pada unit yang digunakan. Daripada menyediakan rentang kin Eq. (5.13), tingkat ID (on) khas (3 mA dalam hal ini) ditentukan pada tingkat VGS tertentu (on)(10 V untuk tingkat ID yang ditentukan). Dengan kata lain, ketika VGS10 V, ID3 mA. Tingkat VGS (Th) yang diberikan, ID (on), dan VGS (on)mengizinkan penentuan k dari Eq. (5.14) dan penulisan persamaan umum untuk karakteristik transfer. Persyaratan penanganan MOSFETs ditinjau dalam Bagian 5.9.
Selanjutnya, setting Signal Generator sebagai berikut:
Generator disetting pada frekuensi 1 kHz (pada gambar sedikit bergeser, menjadi 1,4 kHz, tidak apa. Level tegangan sinyal diatur pada 100 mV, dan bentuk sinyal sinusoida.
Untuk menampilkan bentuk sinyal sebagai berikut, maka dapat anda perhatikan setting atau setelan untuk timebase dan batas tegangan atau Voltage Range, sebagai berikut. Gambar tampilan kuning untuk sinyal input penguat, dan gambar tampilan sinyal warna merah untuk bentuk sinyal output.
Setting Osiloskop:
<> Time Base = 0,2 mS
<> Range Teg Ch-A = 0,1 V/Div
<> Range Teg Ch-C = 2 V/Div.
Besarnya amplitudo sinyal input, adalah 1 Divisi p-p (sinyal warna kuning), maka:
eIN = 1 Div x 0,1 Vp-p/Div = 0,1 Vpp.
Besarnya amplitudo sinyal output, adalah 12,5 Divisi p-p (sinyal warna merah)
eOUT = 12,5 Div x 2 V/Div = 25 Vp-p.
Gain Penguat
Dari hasil pengukuran tersebut, kita dapat mengetahui berapa angka penguatan tegangan atau Gain dari penguat yang kita rancang ini, dengan cara:
Gain = eout / ein = 25 Vp-p / 0,1 Vp-p = 250 kali.
Tidak ada komentar:
Posting Komentar